随着产品复杂性和密集度的提高以及设计周期的不断缩短，在设计周期的后期解决电磁兼容性（EMC）问题变得越来越不切合实际。在较高的频率下，你通常用来计算EMC的经验法则不再适用，而且你还可能容易误用这些经验法则。结果，70%～90%的新设计都没有通过第一次EMC测试，从而使后期重设计成本很高，如果制造商延误产品发货日期，损失的销售费用就更大。为了以低得多的成本确定并解决问题，设计师应该考虑在设计过程中及早采用协作式的、基于概念分析的EMC仿真。
小编一直认为电磁兼容性仿真是一个多物理多学科的仿真科目，除非有一个分工明确，各有所长的大的团队去做，否则凭一己之力或者一两个人来做，真的对仿真人员的全面性和个人能力是一个很大的考验，需要建立的能力和掌握的知识真的不少，下面小编就给大家掰一掰做电磁兼容性仿真需要建立哪些能力和掌握哪些知识。
只是小编一家之言，如果有讲得不好的或者不对的地方欢迎指出来。
小编会从机械设计和材料，电路和PCB设计，电磁学，天线设计，信号处理，编程二次开发等这几个方面展开来说。
一，建立3D模型设计的能力。类似于机械设计的能力。这是一个非常繁琐和枯燥的工作。不是把东西画出来画的漂亮就好了，需要注意几点：
（1）3D模型要画得简洁而精准匹配。简洁是为了容易剖分网格，减少微波工作室的计算量，精准匹配是指的关键部分模型要画出来，不重要的可以省略。这也是为了减少不必要的计算。
（2）分析各个模块模型的连接，判断出共模路径和差模路径。
（3）需要注意不能把导体结构画了短路和断路。画短路和断路是很难查找到的，只能通过灌电流的方式通过简单的欧姆定理计算去查找。
（4）熟悉材料的参数和特性，把材料参数设置准确，比如介电常数，导电系数，磁导率等等。
二，电路设计的能力。这是硬件工程师的优势，没有做过硬件工程师的还需要学习下模电数电，电路设计原理和熟悉元器件特性和原理。
（1）我们都知道电磁兼容性问题都是由电路中电压和电流突变引起的，这些突变大都是由开关功率器件造成的，所以我们仿真的时候得把这些开关电路设计出来，比如，buck电路，boost电路，H桥和三相桥电路等。
（2）对于PCB，我们要掌握PCB的一些知识，比如叠层结构，阻抗匹配，介质层FR4的介电常数，信号完整性和电源完整性的知识等等。另外分析电流走向也是至关重要，学会分析PCB上的最小电阻路径和最小阻抗路径。还有PCB的接地，电源负极，共模地，机壳地，大地。
（3）电子元器件模型搜寻和建立。这也是个苦差事，需要登录各个半导体厂商官网去寻找电子元器件的Spice模型，IBIS模型或者S参数模型，没有模型的还需要去找跟它参数相近的代替。像IGBT还需要自己去画3D模型，然后导入spice模型。
三，掌握和理解电磁学的知识。
主要应用在仿真中通过场监视器对某些频点的电场，磁场和表面电流进行分析对比。另外磁性材料的设计原理和计算，包括共模扼流圈和差模电感这些无源滤波器的设计。电流法和BCI的电流探头的设计和理论计算。熟悉掌握并在计算中应用麦克斯韦方程组，毕奥-萨伐尔定理，debye模型和色散模型的计算等等。
四，天线设计的能力。
像EMI辐射发射的天线设计，这块目前也是小编的技术薄弱项，小编也只是解锁了双锥天线，而且做的一般般，希望各位能力出众的小伙伴能帮忙把另外三个天线设计：单杆天线（注意是有源天线），对数周期天线，喇叭天线仿真出来。
五，信号处理的能力，包括精通傅里叶变换和逆变换。
为什么要会傅里叶逆变换？因为你用示波器实测的时域信号保存起来数据量太大了，导入CST容易把程序卡死。可以把它先傅里叶变换转成频域导出来数据量就小很多，再用傅里叶逆变换还原。有同学说那我把示波器采样频率设小点，采样点数少一点数据不就小了。对不起，如果不满足奈奎斯特定理，也就是示波器采样频率至少是你信号频谱的最大频率的2倍，否则导出来的时域信号在频域上最大频率会变小，高次谐波会滤掉。信号会失真这样方波会变成像正弦波。
另外，频谱的分析和处理。窗函数的原理和应用。FIR滤波器的设计和计算。理解奈奎斯特定理。
六，编程和二次开发。
不多说，一定要做CST不能做的事，实现CST没有的功能。不但可以大大提高仿真效率，而且绝对是对自己个人能力的提升。
七，吃苦耐劳的能力。
仿真是一个枯燥的工作，分析考量，建模修模，仿真比对，迭代修改，然后有可能还需要重复几遍，另外需要编程实现一些功能的时候，需要特别的卷，当时我为了编写出EMI接收机的脚本，看了很多论文，跟周明老师经过了无数次的思想碰撞。也熬了一个月的大夜，每天码代码到凌晨两三点。
八，沟通的能力。
电磁兼容性仿真是一个汇百川而入海的过程。一个人的资源，能力和精力是有限的，做仿真需要跟各个部门建立很好的沟通联系，需要各个部门的支持。比如，结构部门的3D模型和材料参数，硬件部门的layout和电路图，电机部门的电机参数和模型，系统部门的控制算法和控制策略等。
