本文研究了芯片封装中键合线的建模和模型参数提取方法。根据二端口网络参量，提出了单键合线的"型等效电路并提取了模型中的R、L和C参量。最后，设计出一个简单、低成本的测试结构验证了仿真分析结果。

2021/07/07 更新 分类：科研开发 分享

本文利用扫描电镜和能谱仪对损伤部位的形貌、元素成分进行了分析，发现损伤部位存在不同程度的导电银浆残留物沾污，对沾污的来源及其对芯片损伤的机理进行了分析，并通过形貌对比分析，排除了开封过程引入损伤的可能性。结果对生产厂商重视相关工艺环节具有一定的参考价值。

2021/12/21 更新 分类：科研开发 分享

本文对芯片异常、键合内引线异常、塑封应力大、芯片表面刮花和变形、固晶生产工艺缺陷、芯片本身缺陷以及静电引起的漏电问题进行了全面地分析和阐述，并根据多年的工作经验总结出了一些切实可行的解决办法。

2022/02/07 更新 分类：科研开发 分享

本文通过对BGA芯片枕头缺陷的形成机理进行分析,并运用鱼骨图分析造成枕头缺陷的主要原因,提出可行性对策。最后通过实例的形式使用高活性焊锡膏,优化钢网开孔和回流焊接曲线等方面进行工艺改善,有效改善了BGA枕头缺陷。

2022/03/01 更新 分类：科研开发 分享

自然界中充斥着静电。对于集成电路行业，每一颗芯片从最开始的生产制造过程、封装过程、测试过程、运输过程到最终的元器件的焊接、组装、使用过程，几乎时刻都伴随着静电，在任何一个环节静电都有可能对芯片造成损伤。

2022/07/21 更新 分类：科研开发 分享

2023年6月5日，美国国家标准与技术研究院NIST发布《半导体生态系统中的计量差距：建立芯片研发计量计划的第一步》报告。

2023/06/08 更新 分类：科研开发 分享

近日，清华大学集成电路学院教授吴华强、副教授高滨团队基于存算一体计算范式，研制出全球首颗全系统集成的、支持高效片上学习（机器学习能在硬件端直接完成）的忆阻器存算一体芯片.

2023/10/10 更新 分类：科研开发 分享

4月18日消息，三星电子在4nm制程的HBM4内存逻辑芯片初步测试生产中取得了40%的良率，这一成绩远超行业通常的10%起点水平，并且优于此前同制程产品的不足20%的表现。

2025/04/21 更新 分类：科研开发 分享

2025年4月24日，TSMC在美国举办的2025年技术研讨会上正式宣布其A14工艺将于2028年量产的消息。这一技术突破标志着全球半导体行业正式迈入1.4nm时代，HPC和AI领域产生了深远影响.

2025/04/26 更新 分类：科研开发 分享

元器件选型基本原则,全流程关注芯片属性

2019/01/18 更新 分类：科研开发 分享