您当前的位置:检测资讯 > 法规标准

静电放电(ESD)对半导体的危害与防护及其检测标准

嘉峪检测网        2017-11-08 17:03

一、什么是静电

 

静电就是相对观察者为静止或者缓慢变化的电荷。静电是一种电能,它存在于物体表面;静电是正电荷和负电荷在局部范围内失去平衡的结果;静电是通过电子或离子的转移而形成的。当天气干燥时,用塑料梳子梳头会产生放电声;脱下合成纤维衣服时产生噼啪声,夜间还可以看到火花,这都是我们日常生活中经常体验到的静电放电现象。

 

二、 静电对半导体器件的危害

 

      半导体器件在制造、测试、存储、运输及装配过程中,仪器设备、材料及操作者都很容易因摩擦而产生几千甚至上万伏的静电电压。当器件与这些带电体接触时,带电体就会通过器件引脚进行放电,从而可能导致器件的损伤。静电放电(ESD) 对半导体器件尤其是CMOS集成电路、MOS管和微波器件等静电敏感器件带来了严重危害。半导体器件静电损伤的失效模式主要有:

 

(1)突发性完全失效

 

      突发性完全失效是器件的一个或多个电参数突然劣化,完全失去规定功能的一种失效。通常表现为开路、短路以及电参数严重漂移。 半导体器件ESD损伤主要表现为:

 

a 介质击穿

 

b 金属化铝损伤与熔融

 

c 硅片局部区域热熔

 

d PN结损伤与热破坏短路

 

e 扩散电阻与多晶电阻损伤(包括接触孔损伤)

 

f ESD可触发CMOS集成电路内部寄生的可控硅 “闩锁”效应,导致器件大电流烧毁。

 

 (2)潜在性失效

 

     如果带电体的静电势或存储的静电能量较低,或ESD回路有限流电阻存在,一次ESD脉冲不足以引起器件发生突发性完全失效。但它会在器件内部造成轻微损伤,这种损伤又是积累性的。随着ESD脉冲次数增加,器件的损伤阈值电压逐渐下降,器件的电参数逐渐劣化,这类失效称为潜在性失效。它降低了器件抗静电的能力,降低了器件的使用可靠性,此类失效的危害性远远大于突发性失效。

 

三、    典型的集成电路ESD失效形貌

 

一只八路总线收发器失效模式表现为无输出,测试发现器件的Pin4与GND间为呈阻性,将芯片去层后发现在Pin4的保护网络中有明显的局部热熔。典型的失效形貌见图1~图4。

静电放电(ESD)对半导体器件的危害及防护

一只键盘控制芯片失效模式表现为Shift按键响应异常,测试发现器件的Pin26与VSS间呈漏电特性,同样将芯片去层后发现在Pin25附近有明显的击穿形貌。典型的失效形貌见图5~图8。

静电放电(ESD)对半导体器件的危害及防护

虽然ESD电压非常高,放电瞬间能产生很大的电流,但是由于放电时间非常短,因此总的静电能量很小,由以上两个案例来看,芯片的损伤点均非常小,这也是芯片ESD失效形貌的一个重要特征。

 

四、ESD的防护措施

 

(1)   产品的设计阶段必须考虑静电的防护,例如半导体器件选型时必须认证ESD等级,IO接口线路添加ESD防护器件等。

 

(2)   对有静电防护要求的器件进行分类存放,而且存放和转运必须使用防静电的包装材料和防静电转运箱。

 

(3)   生产区间地板、桌椅面料和工作台垫应由防静电材料制成,并正确接地,环境湿度控制在50~60%左右,能大幅有效防止静电的产生。

 

(4)   生产区间的所有设备、治具必须保证接地良好。

 

(5)   操作者应该佩戴防静电手环,并穿着防静电的服装、鞋和帽子,必要时还需佩戴防静电手套。

 

以上只是几点常规的静电防护方法,想要进一步降低ESD危害,就必须建立一个完整ESD防护体系,它应该贯穿产品设计到产品被客户接收的整个过程,而且体系必须进行很好地管理,并使之融入到制造过程的每一个环节。

 

五、ESD的相关检测标准

 

1 GB/T 31841-2015 电工电子设备机械结构 电磁屏蔽和静电放电防护设计指南
 
2 GB/T 14598.14-2010 采量度继电器和保护装置 第22-2部分:电气骚扰试验--静电放电试验
 
3 GB/T 24112-2009 工业机械电气设备 静电放电抗扰度试验规范
 
4 GB/T 17626.2-2006 采电磁兼容 试验和测量技术 静电放电抗扰度试验

 

静电放电(ESD)对半导体器件的危害及防护
分享到:

来源:嘉峪检测网